示波器作為重要的測(cè)試測(cè)量工具的，被譽(yù)為“工程師之眼"，其使用價(jià)值貫穿產(chǎn)品設(shè)計(jì)研發(fā)和測(cè)試驗(yàn)證的全生命周期。 在需要高分辨率測(cè)量方案的應(yīng)用中，用戶往往更關(guān)心示波器使用價(jià)值。如：

- 電源完整性測(cè)試：如何確保電源測(cè)量的精度，如何捕捉微伏級(jí)的電壓波動(dòng)，如何提高測(cè)試結(jié)果準(zhǔn)確性。

- 信號(hào)完整性測(cè)試：在處理PAM-N等高階調(diào)制的信號(hào)時(shí)，如何獲得更清晰的眼圖和更精準(zhǔn)的抖動(dòng)測(cè)量結(jié)果，如何保證測(cè)量一致性等問題。

- 頻譜分析測(cè)試：如何在高頻高精度的測(cè)試應(yīng)用中利用示波器進(jìn)行時(shí)域/頻域的聯(lián)合測(cè)試。

示波器想要獲得更高的測(cè)量精度，需要同時(shí)滿足兩個(gè)關(guān)鍵參數(shù)：高位數(shù)模數(shù)轉(zhuǎn)換器（ADC）和低本底噪聲，這兩者共同決定示波器能否滿足客戶對(duì)高精度和低電壓的測(cè)試需求。

ADC位數(shù)和最小分辨率

ADC位數(shù)和最小垂直分辨率對(duì)于信號(hào)測(cè)量非常重要，ADC位數(shù)決定了示波器在垂直方向上的量化等級(jí)。示波器對(duì)信號(hào)進(jìn)行采樣時(shí)，ADC會(huì)將信號(hào)分為多個(gè)垂直二進(jìn)制數(shù)據(jù)（有時(shí)稱為量化電平或模數(shù)轉(zhuǎn)換電平），二進(jìn)制數(shù)據(jù)量化越多，采樣的信號(hào)分辨率就越高。這些量化電平在ADC中表示為2N，N表示ADC位數(shù)。12bit ADC垂直方向量化等級(jí)（2¹²=4096）是8bit ADC（2⁸=256）的16倍。如果用戶將垂直刻度調(diào)整至100mV/div，滿屏幕即800mV（8div×100mV/div），那么，8bit示波器量化的信號(hào)最小幅度為800mV/256=3.125mV；12bit示波器量化的信號(hào)最小幅度則為800mV/4096=195.3μV。

高分辨率、低本底噪聲獲得更好的信號(hào)特征

噪聲就像一個(gè)無處不在的“小麻煩"，其存在于各類電子設(shè)備和信號(hào)傳輸環(huán)境中。高分辨率如同為工程師配備了一臺(tái)“超級(jí)顯微鏡"，能清晰地放大信號(hào)細(xì)節(jié)，發(fā)現(xiàn)隱藏在信號(hào)中的微弱噪聲。

高分辨率在電源測(cè)試中將獲得諸多收益

DeepSeek的強(qiáng)大讓很多人看到了AI算力帶來的無限可能。無論是DeepSeek還是ChatGPT亦或是豆包，AI大模型訓(xùn)練的背后是高算力芯片組成的大型運(yùn)算網(wǎng)絡(luò)，而電源是算力芯片的能量來源，芯片功耗和散熱則是制造商的難題之一，可行方法就是使用更低的工作電壓，從而降低芯片的功耗整體。當(dāng)今算力芯片工作電壓基本在1V甚至更低，這對(duì)芯片電源網(wǎng)絡(luò)設(shè)計(jì)和測(cè)量帶來了極大的挑戰(zhàn)。

算力芯片-紋波和噪聲測(cè)試

對(duì)于芯片電源供電網(wǎng)絡(luò)，紋波要求越小越好，算力芯片的紋波如果過大，將會(huì)擾亂邏輯參考的基準(zhǔn)，在高速變化的邏輯信號(hào)上產(chǎn)生抖動(dòng)，進(jìn)而產(chǎn)生信號(hào)傳輸?shù)恼`碼（芯片誤將傳輸?shù)?當(dāng)做0，把0當(dāng)做1），影響芯片性能，甚至無法工作。而算力芯片由于其更低的工作電壓，導(dǎo)致電源留給紋波和噪聲的裕量變得非常小，如果不能準(zhǔn)確測(cè)試出紋波和噪聲，對(duì)芯片算力的影響將是不可逆的。